Архитектура ЭВМ

Код товара 2310921
АвторЖмакин
Издательство BHV
Год выпуска2006
ISBN5-94157-719-2
Оформлениетвердый переплет
Комплекткомпакт-диск (1)
Кол-во страниц 320

Наличие в е-магазине

товар доступен под заказ только в розничных магазинах
Цена в интернет-магазине
338 
Пособие объединяет в одном издании теоретическую часть одноименной дисциплины и лабораторный практикум. Рассмотрены базовые вопросы организации ЭВМ: функциональная организация ЭВМ, системы команд и командный цикл. Большое внимание уделено арифметическим основам ЭВМ, принципам построения различных устройств и их взаимодействию. Обсуждаются вопросы построения микропроцессорных систем. Лабораторный практикум проводится на программной модели ЭВМ, представленной на прилагаемом компакт-диске. Также пособие содержит материалы для выполнения курсового проектирования.
Для студентов и преподавателей технических вузов.

Оглавление

Предисловие
ЧАСТЬ I. ПРИНЦИПЫ ОРГАНИЗАЦИИ ЭВМ
Глава 1. Начальные сведения об ЭВМ
1.1. История развития вычислительной техники
1.2. Цифровые и аналоговые вычислительные машины
1.3. Варианты классификации ЭВМ
1.4. Классическая архитектура ЭВМ
1.5. Иерархическое описание ЭВМ
Глава 2. Функциональная организация ЭВМ
2.1. Командный цикл процессора
2.2. Система команд процессора
2.2.1. Форматы команд
2.2.2. Способы адресации
2.2.3. Система операций
Глава 3. Арифметические основы ЭВМ
3.1. Системы счисления
3.2. Представление чисел в различных системах счисления
3.2.1. Перевод целых чисел из одной системы счисления в другую
Преобразование Zp->Z1->Zq
Преобразование Zp->Zw->Zq
3.2.2. Перевод дробных чисел из одной системы счисления в другую
3.2.3. Перевод чисел между системами счисления 2 <-> 8 <-> 16
3.2.4. Понятие экономичности системы счисления
3.3. Представление информации в ЭВМ. Прямой код
3.4. Алгебраическое сложение/вычитание в прямом коде
3.5. Обратный код и выполнение алгебраического сложения в нем
3.5.1. Алгебраическое сложение в обратном коде
3.6. Дополнительный код и арифметические операции в нем
3.6.1. Алгебраическое сложение в дополнительном коде
3.6.2. Модифицированные обратный и дополнительный коды
3.7. Алгоритмы алгебраического сложения в обратном и дополнительном коде
3.8. Алгоритмы умножения
3.8.1. Умножение в дополнительном коде
3.8.2. Методы ускорения умножения
3.9. Алгоритмы деления
3.9.1. Деление без восстановления остатка
3.10. Арифметические операции с числами, представленными в формате с плавающей запятой
3.10.1. Сложение и вычитание
3.10.2. Умножение и деление
3.11. Арифметические операции над десятичными числами
3.11.1. Кодирование десятичных чисел
3.11.2. Арифметические операции над десятичными числами
3.12. Машинная арифметика в остаточных классах
3.12.1. Представление чисел в системе остаточных классов
3.12.2. Арифметические операции с положительными числами
3.12.3. Арифметические операции с отрицательными числами
Глава 4. Организация устройств ЭВМ
4.1. Принцип микропрограммного управления
4.2. Концепция операционного и управляющего автоматов
4.3. Операционный автомат
4.3.1. Пример проектирования операционного автомата АЛУ
Определение форматов данных
Разработка алгоритма деления
Разработка структуры операционного автомата
4.4. Управляющий автомат
4.4.1. Управляющий автомат с "жесткой" логикой
Пример проектирования УАЖЛ
4.4.2. Управляющий автомат с программируемой логикой
Принципы организации
Адресация микрокоманд
Кодирование микроопераций
Пример проектирования УАПЛ
Глава 5. Организация памяти в ЭВМ
5.1. Концепция многоуровневой памяти
5.2. Сверхоперативная память
5.2.1. СОЗУ с прямым доступом
5.2.2. СОЗУ с ассоциативным доступом
5.3. Виртуальная память
5.3.1. Алгоритмы замещения
5.3.2. Сегментная организация памяти
ЧАСТЬ II. АРХИТЕКТУРА МИКРОПРОЦЕССОРНЫХ СИСТЕМ
Глава 6. Базовая архитектура микропроцессорной системы
6.1. Процессорный модуль
6.1.1. Внутренняя структура микропроцессора
6.1.2. Командный и машинный циклы микропроцессора
6.1.3. Реализация процессорных модулей и состав линий системного интерфейса
6.2. Машина пользователя и система команд
6.2.1. Распределение адресного пространства
6.2.2. Система команд i8086
6.3. Функционирование основных подсистем МПС
6.3.1. Оперативная память
Диспетчер памяти
6.3.2. Ввод/вывод
Параллельный обмен
Последовательный обмен
6.3.3. Прерывания
Обнаружение изменения состояния внешней среды
Идентификация источника прерывания
Приоритет запросов
Приоритет программ
Обработка прерывания
6.3.4. Прямой доступ в память
Глава 7. Эволюция архитектур микропроцессоров и микроЭВМ
7.1. Защищенный режим и организация памяти
7.1.1. Сегментная организация памяти
7.1.2. Страничная организация памяти
7.1.3. Защита памяти
Защита памяти на уровне сегментов
Защита доступа к данным
Защита сегментов кода
Защита памяти на уровне страниц
7.2. Мультизадачность
7.2.1. Сегмент состояния задачи
7.2.2. Переключение задачи
7.3. Прерывания и особые случаи
7.3.1. Дескрипторная таблица прерываний
7.3.2. Учет уровня привилегий
7.3.3. Код ошибки
7.3.4. Описание особых случаев
7.4. Средства отладки
7.4.1. Регистры отладки
Регистрация нескольких особых случаев
7.5. Увеличение быстродействия процессора
7.5.1. Конвейеры
7.5.2. Динамический параллелизм
7.5.3. VLIW-архитектура
Выводы
7.6. Однокристальные микроЭВМ
ЧАСТЫ III. ЛАБОРАТОРНЫЙ ПРАКТИКУМ И КУРСОВОЕ ПРОЕКТИРОВАНИЕ
Глава 8. Описание архитектуры учебной ЭВМ
8.1. Структура ЭВМ
8.2. Представление данных в модели
8.3. Система команд
8.3.1. Форматы команд
8.3.2. Способы адресации
8.3.3. Система операций
8.4. Состояния и режимы работы ЭВМ
8.5. Интерфейс пользователя
8.5.1. Окна основных обозревателей системы
Окно Процессор
Окно Память
Окно Текст программы
Окно Программа
Окно Микрокомандный уровень
Окно Кэш-память
8.6. Внешние устройства
8.6.1. Контроллер клавиатуры
8.6.2. Дисплей
8.6.3. Блок таймеров
8.6.4. Тоногенератор
8.7. Подсистема прерываний
8.8. Программная модель кэш-памяти
8.9. Вспомогательные таблицы
Глава 9. Лабораторные работы
9.1. Лабораторная работа № 1. Архитектура ЭВМ и система команд
9.1.1. Общие положения
9.1.2. Пример 1
9.1.3. Задание 1
9.1.4. Содержание отчета
9.1.5. Контрольные вопросы
9.2. Лабораторная работа № 2. Программирование разветвляющегося процесса
9.2.1. Пример 2
9.2.2. Задание 2
9.2.3. Содержание отчета
9.2.4. Контрольные вопросы
9.3. Лабораторная работа № 3. Программирование цикла с переадресацией
9.3.1. ПримерЗ
9.3.2. Задание 3
9.3.3. Содержание отчета
9.3.4. Контрольные вопросы
9.4. Лабораторная работа № 4. Подпрограммы и стек
9.4.1. Пример 4
9.4.2. Задание 4
9.4.3. Содержание отчета
9.4.4. Контрольные вопросы
9.5. Лабораторная работа № 5. Командный цикл процессора
9.5.1. Задание 5.1
9.5.2. Задание 5.2
9.5.3. Контрольные вопросы
9.6. Лабораторная работа № 6. Программирование внешних устройств
9.6.1. Задание 6
9.6.2. Задания повышенной сложности
9.6.3. Порядок выполнения работы
9.6.4. Содержание отчета
9.6.5. Контрольные вопросы
9.7. Лабораторная работа № 7. Принципы работы кэш-памяти
9.7.1. Задание 7
9.7.2. Порядок выполнения работы
9.7.3. Содержание отчета
9.7.4. Контрольные вопросы
9.8. Лабораторная работа № 8. Алгоритмы замещения строк кэш-памяти.
9.8.1. Задание 8
9.8.2. Порядок выполнения работы
9.8.3. Содержание отчета
9.8.4. Контрольные вопросы
Глава 10. Курсовая работа
10.1. Цель и содержание работы
10.2. Задания
10.3. Этапы выполнения работы
10.4. Содержание пояснительной записки
ПРИЛОЖЕНИЯ
Приложение 1. Список сокращений, используемых в тексте
Приложение 2. Описание компакт-диска
Литература
Предметный указатель



Рецензии и отзывы на книгу "Архитектура ЭВМ"

Ваш отзыв будет первым






Лидеры продаж